12. 조합논리회로 - 2(Combination Logic Circuit - 2)

 

12. 1. 디코더와 인코더(Decoder and Encoder)

 

1) 디코더(Decoder): input n bit -> output 2ⁿ bit.

 

- 인에이블(Enable): 함수 또는 회로를 동작하게 하는 입력. 0이 될수도 1이 될수도 있습니다.

 

Input		Output
B	A	Y3	Y2	Y1	Y0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

(2 X 4 Decoder)

 

- Y₀ = B’A’, Y₁ = B’A, Y₂ = BA’, Y₃ = BA.

 

- 실제 IC들은 AND Gate가 아닌 NAND Gate 로 구성됩니다.

 

 

2) 인코더(Encoder): input 2ⁿ bit -> output n bit.

 

Input				Output
D3	D2	D1	D0	B1	B0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

(4 X 2 Encoder)

 

 

- B₁ = D₂ + D₃ , B₀ = D₁ + D₃.

 

---

 

12. 2. 멀티플렉서와 디멀티플렉서(Multiplexer and Demultiplexer)

 

1) 멀티플렉서(Multiplexer): 여러 개의 입력선 중에서 하나를 선택하여 출력선에 연결.

 

- input으로 Data 와 Signal 이 존재하고, Output은 1 개 입니다.

 

Select Signals		Output
S1	S0	F
0	0	D0
0	1	D1
1	0	D2
1	1	D3

 

- F = S₁’S₀’D₀ + S₁’S₀D₁ + S₁S₀’D₂ + S₁S₀D₃.

 

 

2) 디멀티플렉서(Demultiplexer): 정보를 한 선으로 받아서 여러 개의 출력선들 중 하나를 선택하여 받은 정보를 전송하는 회로.

 

 

3) 패리티 발생기(Parity Generation): 원래의 데이터에 1bit parity를 추가하여 1의 개수를 짝수 또는 홀수로 맞추는 회로.

 

-> Even Parity Generation: P = A₀ ⊕ A₁ ⊕ A₂ ⊕ A₃ …

 

-> Odd Parity Generation: P = ( A₀ ⊕ A₁ ⊕ A₂ ⊕ A₃ …)’.

 

---