14. D Flip Flop, JK Flip Flop, T Flip Flop

 

14. 1. D Flip Flop

 

- Gated D Flip Flop: SR Flip Flop을 변형하여, S = R = 1을 제거한 소자.

 

EN	D	Q(t + 1)
1	0	0
1	1	1

(Truth Table of D Flip Flop)

 

- Characteristics Equation: Q(t + 1) = D.

 

 

---

 

14. 2. JK Flip Flop

 

- Gated JK Flip Flop: J는 S에 K는 R에 대응하는 입력이고, J = K = 1 인경우, JK Flip Flop의 출력은 이전 출력의 보수상태로 바뀝니다.

 

- Flip Flop에서 가장 많이 쓰입니다.

 

EN	J	K	Q(t + 1)
1	0	0	Q(t)
1	0	1	0
1	1	0	1
1	1	1	Q’(t)

(Truth Table of JK Flip Flop)

 

- Characteristics Equation: Q(t + 1) = JQ’(t) + K’Q(t).

 

 

---

 

14. 3. T Flip Flop

 

- Gated T Flip Flop: Gated JK Flip Flop의 J와 K를 묶어서 입력신호 T로 동작시키는 소자.

 

EN	T	Q(t + 1)
1	0	Q(t)
1	1	Q’(t)

(Truth Table of T Flip Flop)

 

- Characteristics Equation: Q(t + 1) = TQ’(t) + T’Q(t).

 

 

---

 

14. 4. 플립플롭의 특성(Properties of Flip Flop)

 

1) 대부분의 Flip Flop에는 Synchronous Input, Asynchronous Input 2가지를 가지고 있습니다. Synchronous Input은 Clock Pulse에 의한 방법이고, Asynchronous Input은 Clock Pulse와 상관없이 상태를 변화시키는 Preset(PR’), Clear(CLR’)이 있습니다. PR’ = 0, CLR’ = 1이면 Q(t + 1)은 CP, J, K 상관없이 1을 PR’ = 1, CLR’ = 0이면 Q(t + 1) 은 CP, J, K 상관없이 0을 출력하며, PR’, CLR’ 이 모두 1이어야 일반적인 Clock Pulse 방법으로 동작합니다.

 

 

2) Propagation Delay Time: 입력신호가 들어온 후 출력에 변화가 일어날 때까지의 시간 간격.

 

-> t_PLH, t_PHL.

 

 

3) 설정시간(Set-up Time, t_s): Flip Flop의 input이 Flip Flop에서 안전하게 동작할 수 있게 하는 시간.

 

    유지시간(Hold Time, t_h): Flip Flop이 신뢰성 있게 동작할 수 있도록 하는 시간.

 

 

 

4) Flip Flop의 정상동작을 위해서는 Leading Edge or Trailing Edge의 펄스 폭(Pulse Width, t_w)이 어느정도 유지되어야 합니다.

 

5) 최대클럭주파수(Maximum Clock Frequency): Flip Flop이 안전하게 동작할 수 있는 최대 주파수.

 

6) Power Dissipation, Noisy Margin, Fan-in, Fan-out …

 

---