엔지니어가 되고 싶은 공돌이

17. 1. 메모리(Memory) - 메모리(Memory): 컴퓨터와 같은 장치에서 데이터와 명령을 일시적으로 저장하고, 읽을 수 있는 기억소자. - Memory는 RAM(DRAM, SRAM)과 ROM(Mask ROM, PROM)으로 구별할 수 있습니다.  1) ROM(Read Only Memory): 전원이 꺼져도 지워지지 않는 고정된 정보를 기억할 때 사용하는 소자. - Mask ROM: 제조시 정보가 기록되어 있는 ROM. - PROM(Programmable ROM): 제조된 후 사용자가 기록할 수 있는 ROM.   Fuse-Link PROM: 한 번만 기록할 수 있는 PROM.   EPROM(Erasable PROM): 자외선을 쪼아서 그 내용을 지운 후에 다시 기록할 수 있는 PROM.   EE..

16. 1. 카운터(Counter) - 카운터(Counter): 입력되는 펄스의 수를 세는 소자. - 상향 카운터(Up Counter): 수를 세어 올라가는 Counter. - 하향 카운터(Down Counter): 수를 세어 내려오는 Counter. - 비동기식 카운터(Asynchronous Counter, Ripple Counter): 첫 번째 Flip Flop의 CP에만 Clock Pulse가 입력되고, 다른 Flip Flop은 각 Flip Flop의 출력을 다음 Flip Flop의 CP에 입력으로 사용합니다. - 동기식 카운터(Synchronous Counter): Counter에 있는 Flip Flop들이 공통의 Clock Pulse에 동시에 Trigger.  16. 2. 4-bit Asynch..

15. 1. 동기순서논리회로(Synchronous Sequential Logic Circuit) - 순서논리회로(Sequential Logic Circuit): 현재의 입력값과 이전 출력 상태에 따라 출력값이 결정되는 논리회로. - 동기순서논리회로(Synchronous Sequential Logic Circuit): 클록펄스가 들어오는 시점에서 상태가 변하는 회로. - 비동기순서논리회로(Asynchronous Sequential Logic Circuit): 입력이 변하는 순간에 따라 동작하는 논리회로.  15. 2. 동기순서논리회로의 해석(Analysis of Synchronous Sequential Logic Circuit) - 무어 머신(Moore Machine): Sequential Logic Ci..

14. 1. D Flip Flop - Gated D Flip Flop: SR Flip Flop을 변형하여, S = R = 1을 제거한 소자. ENDQ(t + 1)100111(Truth Table of D Flip Flop) - Characteristics Equation: Q(t + 1) = D.   14. 2. JK Flip Flop - Gated JK Flip Flop: J는 S에 K는 R에 대응하는 입력이고, J = K = 1 인경우, JK Flip Flop의 출력은 이전 출력의 보수상태로 바뀝니다. - Flip Flop에서 가장 많이 쓰입니다. ENJKQ(t + 1)100Q(t)10101101111Q’(t)(Truth Table of JK Flip Flop) - Characteristics Equ..

13. 1. SR래치(SR Latch) - 조합논리회로에서 출력은 현재 입력의 조합에 의해서만 결정되지만, 순서논리회로에서는 현재 입력의 조합과 입력이 인가되는 시점의 회로상태의 영향을 받아 출력이 결정됩니다. - 플립플롭(Flip Flop): Clock 에 따라 정해진 시점에서의 입력을 샘플하여 출력에 저장하는 동기식 순서논리소자. - 래치(Latch): Clock에 상관없이 모든 입력을 계속 감시하다가 언제든지 출력을 변화시키는 비동기식 순서논리소자. - Flip Flop and Latch도 Gate로 구성되지만 조합논리회로와는 다르게, Feedback이 존재합니다.  - SR Latch는 S(Set), R(Reset)으로 표시된 2개의 입력과, Q, Q’으로 표시된 2개의 출력이 있으며, Q, Q’..

12. 1. 디코더와 인코더(Decoder and Encoder) 1) 디코더(Decoder): input n bit -> output 2n bit. - 인에이블(Enable): 함수 또는 회로를 동작하게 하는 입력. 0이 될수도 1이 될수도 있습니다. InputOutputBAY3Y2Y1Y0000001010010100100111000(2 X 4 Decoder) - Y0 = B’A’, Y1 = B’A, Y2 = BA’, Y3 = BA. - 실제 IC들은 AND Gate가 아닌 NAND Gate 로 구성됩니다.  2) 인코더(Encoder): input 2n bit -> output n bit. InputOutputD3D2D1D0B1B0000100001001010010100011(4 X 2 Encoder) ..

11. 1. 가산기(Adder) - 조합논리회로(Combination Logic Circuit): AND, OR, NOT 3가지로 만들어지며, 입력신호, 논리게이트, 출력신호로 구성된다. - 반가산기(Half Adder): 한 자리 2진수 2개를 입력하여 Sum(S), Carry(C)를 계산하는 덧셈 회로. InputOutputABSC0000011010101101 - S = A ⊕ B, C = AB. - 전가산기(Full Adder): 한 자리 2진수 2개와, Carry를 입력하여 Sum(S), Carry(C)를 계산하는 덧셈 회로. InputOutputABCinSCout0000000110010100110110010101011100111111  - S = (A ⊕ B) ⊕ Cin , Cout = Cin(..

10. 1. 2, 3, 4변수 카르노맵(2, 3, 4 Variable Karnaugh Map) - Boolean Algebra를 이용하여 논리식을 간소화 하는 건 방법도 복잡하고 실수할 확률도 높습니다.   좀 더 간편하게 논리식을 간소화 할 수 있는 방법이 있는데 바로 카르노 맵(Karnaugh Map) 입니다. - 카르노 맵(Karnaugh Map): 함수에서 사용할 Standard Product Terms 를 각 칸 안에 넣어서 표로 만들어 놓은 것. a) 함수의 출력이 1이 되는 Standard Product Terms의 Karnaugh Map에 1을 넣습니다.    나머지 빈 공간은 비워두거나, 0을 넣습니다. b) 무관항(Don’t Care Term): 입력이 결과에 영향을 미치지 않는 항으로..

9. 1. 불대수(Boolean Algebra) - 불대수(Boolean Algebra): 논리식을 간소화하기 위한 수학. - Boolean Algebra을 이용해 논리식을 간소화 하고, 이후 AND, OR, NOT Gate 등을 이용해 원하는 회로를 구성할 수 있습니다. A + 0 = 0 + A = AA · 1 = 1 · A = AA + 1 = 1 + A = 1A · 0 = 0 · A = 0A + A = AA · A = AA + A’ = 1A · A' = 0A’’ = AA + B = B + AA · B = B · A(A + B) + C = A + (B + C)(A · B) · C = A · (B · C)A · (B + C) = A · B + A · CA + B · C = (A + B) · (A + C)..

8. 1. XOR Gate, XNOR Gate 1) XOR Gate = eXclusive OR. - input의 1의 개수가 홀수이면, output으로 1이 나오고, 1의 개수가 짝수이면, output 으로 0이 나옵니다. - F = A ⊕ B = A’B + AB’.  2) XNOR Gate = eXclusive NOR. - input의 1의 개수가 짝수이면, output으로 1이 나오고, 1의 개수가 홀수이면, output 으로 0이 나옵니다. - F = (A ⊕ B)_Bar = A’B’ + AB. InputOutputABXOR GateXNOR Gate0001011010101101   8. 2. 게이트의 전기적 특성(Electrical Characteristics of the Gate) 1) 전파지연시..